制造芯片的难题之光刻技术和掩模版制作

一、简介

第四次工业革命以数年前尚不存在的技术席卷了我们的生活，其中一些在几十年前甚至无法想象。自动驾驶汽车已经在公共街道上进行测试；无人机正在调查地形，拍摄视频，派发包裹；由专业人士和业余爱好者创建的大量视频内容正在被拍摄和发布；固定和移动监视变得司空见惯；服务器的体量变得惊人的庞大，4G网络正在被5G补充或替代。所有这些趋势的共同之处在于，它们生成的大量数据必须比以往任何时候更快、更可靠地进行处理、传输和存储。

上述这些新应用中，许多将需要高级逻辑器件来实现更高的功耗和处理速度。使用较小的晶体管、新的设计架构和更高性能的材料已经实现了芯片性能的提高；但是，在不到10 nm的规模上，器件不断小型化，FinFET（鳍式场效应晶体管）和GAA（全能门）晶体管等3D架构的引入，以及使用新型金属来减少布线延迟和提高可靠性的方法大大增加了芯片制造的复杂性。在这种环境下，制造成品率越来越难以实现，这使得及时引入新的逻辑器件变得日趋困难。

二、新型光刻技术

逻辑器件的持续缩小给芯片制造带来了新的挑战。在小于20 nm的尺寸上，分辨精细图案并将其精确放置在芯片上的操作越来越难。从历史看，小型化工艺是通过光学光刻技术的进步而实现的，光学光刻技术是使用光学掩模在芯片上创建图案的照相工艺。小型化过程可以扩展的程度最终受到所用光波长的限制。10纳米技术仍然使用光的193nm波长，所以这些设备上的特征的尺寸是大致1/20个用于创建它们的光的波长。这是一个巨大的挑战，需要复杂的处理技术（图1）。随着功能的不断缩小以及当今的光学光刻技术不断突破当前紫外线光源波长所施加的物理限制，该技术已移至光谱的极紫外（EUV）区域中更短的波长。除了其优点之外，EUV光刻技术在光学扫描仪的吞吐量和光学掩模上缺陷的控制方面也面临着自己的挑战。

图1芯片工艺复杂性和生产时间

三.掩模版制作技术

传统的光刻技术是通过使光穿过由熔融石英和铬金属吸收膜组成的光掩模来工作的。但是，设计用于较短EUV波长的掩模在本质上是不同的，因为它们是反射性的，其基板和图案膜都需要新的材料。这些掩模对多层堆叠内部或内部的缺陷极为敏感。薄膜通常用于保护常规光学掩模免受污染，但是用于EUV掩模的防护膜的开发一直很困难，并且当前的防护膜无法承受高功率EUV照明（图2）。一旦EUV掩模版被污染，要清洁它们是一个巨大的难题。解决方案是设计专门的防护盒，专门用于处理EUV标线。掩模版制作的难题，需要业内一起共同努力去解决。

图2将表膜结合到EUV掩模版中

四.总结

光刻技术是基于掩模版的制作技术的，两者相辅相成、缺一不可。